DIALOG(R)File 347:JAPIO (c) 2002 JPO & JAPIO. All rts. reserv.

06920121 **Image available**
DISPLAY DEVICE

PUB. NO.: 2001-147659 [JP 2001147659 A]

PUBLISHED: May 29, 2001 (20010529)

INVENTOR(s): YAMAGISHI MACHIO

YUMOTO AKIRA

APPLICANT(s): SONY CORP

APPL. NO.: 11-327637 [JP 99327637]

FILED: November 18, 1999 (19991118)

INTL CLASS: G09G-003/20; G09F-009/30; G09G-003/30; H01L-029/786;

H05B-033/14

ABSTRACT

PROBLEM TO BE SOLVED: To stably and accurately supply desired current to a light emitting element of each pixel and to suppress the current leak independently of characteristic dispersion of an active element inside the pixel exists.

SOLUTION: Each pixel consists of a receiving transistor TFT3 which takes in a signal current lw from a data line data when a scanning line scanA is selected, a converting transistor TFT1 which temporarily converts the current level of the taken in signal current lw to a voltage level and holds it, and a driving transistor TFT2 which provides a flow of driving current having a current level corresponding to the held voltage level to a light emitting element OLED. The TFT1 provides a flow of the current lw taken in by the TFT3 to its own channel to generate a converted voltage level at its own gate and a capacitor C holds the voltage level generated at the gate of the TFT1. The TFT2 makes a driving current having a current level corresponding to the voltage level held in the capacitor C flow through the element OLED. Note that the threshold voltage of the TFT2 is set so that the voltage dose not become lower than the threshold voltage of the TFT1 to suppress leak current.

COPYRIGHT: (C) 2001, JPO

?

```
DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat
(c) 2002 EPO. All rts. reserv.
16842736
Basic Patent (No, Kind, Date): EP 1102234 A2 20010523 (No. of Patents: 003)
ACTIVE MATRIX TYPE DISPLAY APPARATUS AND DRIVE CIRCUIT THEREOF (English;
     French; German)
Patent Assignee: SONY CORP (JP)
Author (Inventor): YAMAGISHI MACHIO (JP); YUMOTO AKIRA (JP)
Designated States: (National) AT; BE; CH; CY; DE; DK; ES; FI; FR; GB; GR
   ; IE; IT; LI; LU; MC; NL; PT; SE; TR
IPC: *G09G-003/32;
Language of Document: English
Patent Family:
               Kind Date Applic No Kind Date
   Patent No
                 A2 20010523 EP 2000310214 A 20001117 (BASIC)
   EP 1102234
                  A3 20010912
                                 EP 2000310214 A 20001117
   EP 1102234
   JP 2001147659 A2 20010529 JP 99327637 A 19991118
Priority Data (No, Kind, Date):
   JP 99327637 A 19991118
```

?

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-147659 (P2001-147659A)

(43)公開日 平成13年5月29日(2001.5.29)


(51) Int.Cl.'		識別記号		FΙ				Ť	-73-ド(参	考)
G09G	3/20	6 2 3		G 0 9	9 G	3/20		623B	3 K 0 0	7
G09F	9/30	3 3 8		G 0 9	F	9/30		3 3 8	5C08	0
		365						3 6 5 Z	5 C O 9	4
G 0 9 G	3/30			G 0 9	G	3/30		J	5F110	0
H01L	29/786			H0 8	5 B	33/14		Α		
			審査請求	未請求	永簡	項の数27	OL	(全 12 頁)	最終頁的	こ続く
(21)出願番号	}	特顧平11-327637		(71)	人類比	0000021	185			•
						ソニー	朱式会	社		-
(22)出顧日		平成11年11月18日(1999.1			東京都	岛川区:	北岛川 6 丁目	7番35号		
				(72) §	色明者	山岸	万千雄			
3						東京都。	品川区:	北岛川6丁目	7番35号	ソニ
, <u>, , , , , , , , , , , , , , , , , , </u>						一株式	会社内			
				(72) §	逆明 者	省 湯本 日	唱			
						東京都	岛川区:	化品川 6 丁目	7番35号	ソニ
						一株式	会社内			
				(74) f	人野分	1000923	336			
						弁理士	鈴木	晴敏		
									•	
	<i>}</i>									

(54) 【発明の名称】 表示装置

(57)【要約】

【課題】 画素内部の能動素子の特性ばらつきによらず、安定且つ正確に各画素の発光素子に所望の電流を供給すると共に、電流リークを抑制する。

【解決手段】 各画素は、走査線scanAが選択された時データ線dataから信号電流Iwを取り込む受入用トランジスタTFT3と、取り込んだ信号電流Iwの電流レベルを一旦電圧レベルに変換して保持する変換用トランジスタTFT1と、保持された電圧レベルにを直流レベルを有する駆動電流を発光素子OLEDに流す駆動用トランジスタTFT2とからなる。TFT1は、TFT3によって取り込まれた信号電流Iwを自身のチャネルに流して変換された電圧レベルを自身のゲートに発生させ、容量CはTFT1のゲートに生じた電圧レベルを保持する。TFT2は、Cに保持された電圧レベルに応じた電流レベルを有する駆動電流を発光素子OLEDに流す。この際、TFT2は、その関電圧がTFT1の関電圧より低くならない様に設定されており、リーク電流を抑制する。



最終頁に続く

【特許請求の範囲】

【請求項1】 走査線を順次選択する走査線駆動回路 と、輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線に供給する電流源を含むデータ線駆動回路と、各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の画素とを備えた表示装置であって.

当該画素は、当該走査線が選択されたとき当該データ線から信号電流を取り込む受入部と、取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子に流す駆動部とを含み、

前記変換部は、ゲート、ソース、ドレイン及びチャネルを備えた変換用絶縁ゲート型電界効果トランジスタと、該ゲートに接続した容量とを含んでおり、前記変換用絶縁ゲート型電界効果トランジスタは、該受入部によって取り込まれた信号電流を該チャネルに流して変換された電圧レベルを該ゲートに発生させ、前記容量は該ゲートに生じた電圧レベルを保持し、

前記駆動部は、ゲート、ドレイン、ソース及びチャネル を備えた駆動用絶縁ゲート型電界効果トランジスタを含んでおり、前記駆動用絶縁ゲート型電界効果トランジス タは、該容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して該発光素子に流し、

前記駆動用絶縁ゲート型電界効果トランジスタは、その 國電圧が画素内で対応する変換用絶縁ゲート型電界効果 トランジスタの関電圧より低くならない様に設定されて いる表示装置。

【請求項2】 前記駆動用絶縁ゲート型電界効果トランジスタは、そのゲート長が画素内で対応する変換用絶縁ゲート型電界効果トランジスタのゲート長より短くならない様に設定されている請求項1記載の表示装置。

【請求項3】 前記駆動用絶縁ゲート型電界効果トランジスタは、そのゲート絶縁膜が画素内で対応する変換用 絶縁ゲート型電界効果トランジスタのゲート絶縁膜より 薄くならない様に設定されている請求項1記載の表示装 電

【請求項4】 前記駆動用絶縁ゲート型電界効果トランジスタは、チャネルに注入される不純物濃度を調整して、その閾電圧が画素内で対応する変換用絶縁ゲート型電界効果トランジスタの閾電圧より低くならない様に設定されている請求項1記載の表示装置。

【請求項5】 前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流を該発光素子に流す請求項1記載の表示装置。

【請求項6】 前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トラ

ンジスタのゲートとが直接に接続されてカレントミラー 回路を構成し、信号電流の電流レベルと駆動電流の電流 レベルとが比例関係となる様にした請求項1記載の表示 装置。

【請求項7】 前記変換部は、該変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

該スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流レベルを電圧レベルに変換する時に導通し、該変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、

該スイッチ用絶縁ゲート型電界効果トランジスタは、電 圧レベルを該容量に保持する時に遮断され、該変換用絶 縁ゲート型電界効果トランジスタのゲート及びこれに接 続した該容量をドレインから切り離す請求項1記載記載 の表示装置。

【請求項8】 前記発光素子は有機エレクトロルミネッセンス素子を用いる請求項1記載の表示装置。

【請求項9】 前記駆動用絶縁ゲート型電界効果トランジスタ及び変換用絶縁ゲート型電界効果トランジスタは、多結晶半導体薄膜でソース、ドレイン及びチャネルを形成した薄膜トランジスタである請求項1記載の表示装置。

【請求項10】 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する画素回路であって、

該走査線からの選択パルスに応答して該データ線から信号電流を取り込む受入部と、取り込んだ信号電流の電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子に流す駆動部とを含み、

前記変換部は、ゲート、ソース、ドレイン及びチャネル を備えた変換用絶縁ゲート型電界効果トランジスタと、 該ゲートに接続した容量とを含んでおり、前記変換用絶縁ゲート型電界効果トランジスタは、該受入部によって 取り込まれた信号電流を該チャネルに流して変換された 電圧レベルを該ゲートに発生させ、前記容量は該ゲート に生じた電圧レベルを保持し、

前記駆動部は、ゲート、ドレイン、ソース及びチャネル を備えた駆動用絶縁ゲート型電界効果トランジスタを含んでおり、前記駆動用絶縁ゲート型電界効果トランジス タは、該容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して該発光素子に流し、

前記駆動用絶縁ゲート型電界効果トランジスタは、その 関電圧が変換用絶縁ゲート型電界効果トランジスタの関 電圧より低く設定されている画素回路。 【請求項11】 前記駆動用絶縁ゲート型電界効果トランジスタは、そのゲート長が変換用絶縁ゲート型電界効果トランジスタのゲート長より短くならない様に設定されている請求項10記載の画素回路。

【請求項12】 前記駆動用絶縁ゲート型電界効果トランジスタは、そのゲート絶縁膜が変換用絶縁ゲート型電界効果トランジスタのゲート絶縁膜より薄くならない様に設定されている請求項10記載の画素回路。

【請求項13】 前記駆動用絶縁ゲート型電界効果トランジスタは、チャネルに注入される不純物湿度を調整して、その閾電圧が変換用絶縁ゲート型電界効果トランジスタの閾電圧より低くならない様に設定されている請求項10記載の画素回路。

【請求項14】 前記駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと閾電圧との差に応じた駆動電流を該発光素子に流す請求項10記載の画素回路。

【請求項 1 5 】 前記変換用絶縁ゲート型電界効果トランジスタのゲートと前記駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にした請求項10記載の画素回路。

【請求項16】 前記変換部は、該変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを含んでおり、

該スイッチ用絶縁ゲート型電界効果トランジスタは、信号電流の電流レベルを電圧レベルに変換する時に導通し、該変換用絶縁ゲート型電界効果トランジスタのドレインとゲートを電気的に接続してソースを基準とする電圧レベルをゲートに生ぜしめる一方、

該スイッチ用絶録ゲート型電界効果トランジスタは、電 圧レベルを該容量に保持する時に遮断され、該変換用絶 緑ゲート型電界効果トランジスタのゲート及びこれに接 続した該容量をドレインから切り離す請求項10記載記 載の画素回路。

【請求項17】 前記発光素子は有機エレクトロルミネッセンス素子を用いる請求項10記載の画素回路。

【請求項18】 前記駆動用絶縁ゲート型電界効果トランジスタ及び変換用絶縁ゲート型電界効果トランジスタは、多結晶半導体薄膜でソース、ドレイン及びチャネルを形成した薄膜トランジスタである請求項10記載の画素回路。

【請求項19】 輝度情報に応じた電流レベルの信号電流を供給するデータ線と選択パルスを供給する走査線との交差部に配され、駆動電流により発光する電流駆動型の発光素子を駆動する発光素子の駆動方法であって、

該走査線からの選択パルスに応答して該データ線から信号電流を取り込む受入手順と、取り込んだ信号電流の電

流レベルを一旦電圧レベルに変換して保持する変換手順と、保持された電圧レベルに応じた電流レベルを有する 駆動電流を当該発光素子に流す駆動手順とを含み、

前記変換手順は、ゲート、ソース、ドレイン及びチャネルを備えた変換用絶縁ゲート型電界効果トランジスタと、該ゲートに接続した容量とを用いる手順を含んでおり、該手順において、該変換用絶縁ゲート型電界効果トランジスタは、該受入手順によって取り込まれた信号電流を該チャネルに流して変換された電圧レベルを該ゲートに発生させ、前記容量は該ゲートに生じた電圧レベルを保持し、

前記駆動手順は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用絶縁ゲート型電界効果トランジスタを用いる手順を含んでおり、該手順において、該駆動用絶縁ゲート型電界効果トランジスタは、該容量に保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して該発光素子に流し、

該駆動用絶縁ゲート型電界効果トランジスタは、その閾電圧が変換用絶縁ゲート型電界効果トランジスタの閾電圧より低くなる様に設定する発光素子の駆動方法。

【請求項20】 前記駆動用絶縁ゲート型電界効果トランジスタは、そのゲート長が変換用絶縁ゲート型電界効果トランジスタのゲート長より短くならない様に設定する請求項19記載の発光素子の駆動方法。

【請求項21】 前記駆動用絶縁ゲート型電界効果トランジスタは、そのゲート絶縁膜が変換用絶縁ゲート型電界効果トランジスタのゲート絶縁膜より薄くならない様に設定する請求項19記載の発光素子の駆動方法。

【請求項22】 前記駆動用絶縁ゲート型電界効果トランジスタは、チャネルに注入される不純物濃度を調整して、その閾電圧が変換用絶縁ゲート型電界効果トランジスタの閾電圧より低くならない様に設定する請求項19記載の発光素子の駆動方法。

【請求項23】 該駆動用絶縁ゲート型電界効果トランジスタは飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を該発光素子に流す請求項19記載の発光素子の駆動方法。

【請求項24】 該変換用絶縁ゲート型電界効果トランジスタのゲートと該駆動用絶縁ゲート型電界効果トランジスタのゲートとが直接に接続されてカレントミラー回路を構成し、信号電流の電流レベルと駆動電流の電流レベルとが比例関係となる様にした請求項19記載の発光素子の駆動方法。

【請求項25】 前記変換手順は、該変換用絶縁ゲート型電界効果トランジスタのドレインとゲートとの間に挿入されたスイッチ用絶縁ゲート型電界効果トランジスタを用いる手順を含んでおり、

該手順において、該スイッチ用絶縁ゲート型電界効果トランジスタは、該変換用絶縁ゲート型電界効果トランジ

スタが信号電流の電流レベルを電圧レベルに変換する時 に導通し、該変換用絶縁ゲート型電界効果トランジスタ のドレインとゲートを電気的に接続してソースを基準と する電圧レベルをゲートに生ぜしめる一方、

該スイッチ用絶縁ゲート型電界効果トランジスタは、電 圧レベルを該容量に保持する時に遮断され、該変換用絶 縁ゲート型電界効果トランジスタのゲート及びこれに接 続した該容量をドレインから切り離す請求項19記載記 載の発光素子の駆動方法。

【請求項26】 前記発光素子は有機エレクトロルミネッセンス素子を用いる請求項19記載の発光素子の駆動方法。

【請求項27】 前記駆動用絶縁ゲート型電界効果トランジスタ及び変換用絶縁ゲート型電界効果トランジスタは、多結晶半導体薄膜でソース、ドレイン及びチャネルを形成した薄膜トランジスタを用いる請求項19記載の発光素子の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、有機エレクトロルミネッセンス(EL)素子などの、電流によって輝度が制御される発光素子を各画素毎に備えた表示装置に関する。より詳しくは、各画素内に設けられた絶縁ゲート型電界効果トランジスタなどの能動素子によって発光素子に供給する電流量が制御される、所謂アクティブマトリクス型の画像表示装置に関する。更に詳しくは、絶縁ゲート型電界効果トランジスタに流れるサブスレッショルドレベルのリーク電流の抑制技術に関する。

[0002]

【従来の技術】一般に、アクティブマトリクス型の画像 表示装置では、多数の画素をマトリクス状に並べ、与え られた輝度情報に応じて画素毎に光強度を制御すること によって画像を表示する。電気光学物質として液晶を用 いた場合には、各画素に書き込まれる電圧に応じて画素 の透過率が変化する。電気光学物質として有機エレクト ロルミネッセンス材料を用いたアクティブマトリクス型 の画像表示装置でも、基本的な動作は液晶を用いた場合 と同様である。しかし液晶ディスプレイと異なり、有機 ELディスプレイは各画素に発光素子を有する、所謂自 発光型であり、液晶ディスプレイに比べて画像の視認性 が高い、バックライトが不要、応答速度が速い等の利点 を有する。個々の発光素子の輝度は電流量によって制御 される。即ち、発光素子が電流駆動型或いは電流制御型 であるという点で液晶ディスプレイ等とは大きく異な る。

【0003】液晶ディスプレイと同様、有機ELディス

I d s = μ · C o x · W/L/2 (V g s - V t h)² = μ · C o x · W/L/2 (V w - V t h)² ··· (1)

ここでCoxは単位面積当りのゲート容量であり、以下の式で与えられる。

図6に示す。画素は発光素子OLED、第一の薄膜トラ ンジスタTFT1、第二の薄膜トランジスタTFT2及 び保持容量Cからなる。発光素子は有機エレクトロルミ ネッセンス (EL) 素子である。有機EL素子は多くの 場合整流性があるため、OLED(有機発光ダイオー ド)と呼ばれることがあり、図では発光素子OLEDと してダイオードの記号を用いている。但し、発光素子は 必ずしもOLEDに限るものではなく、素子に流れる電 流量によって輝度が制御されるものであればよい。ま た、発光素子は必ずしも整流性が要求されるものではな い。図示の例では、Pチャンネル型のTFT2のソース をVdd (電源電位)とし、発光素子OLEDのカソー ド(陰極)は接地電位に接続される一方、アノード(陽 極) はTFT2のドレインに接続されている。一方、N チャンネル型のTFT1のゲートは走査線 S c a n に接 **続され、ソースはデータ線dataに接続され、ドレイ** ンは保持容量C及びTFT2のゲートに接続されてい

プレイもその駆動方式として単純マトリクス方式とアク

ティブマトリクス方式とが可能である。前者は構造が単

純であるものの大型且つ高精細のディスプレイの実現が

困難であるため、アクティブマトリクス方式の開発が盛

んに行われている。アクティブマトリクス方式は、各画

素に設けた発光素子に流れる電流を画素内部に設けた能

動素子(一般には、絶縁ゲート型電界効果トランジスタ

の一種である薄膜トランジスタ、以下TFTと呼ぶ場合

がある) によって制御する。このアクティブマトリクス

方式の有機ELディスプレイは例えば特開平8-234

683号公報に開示されており、一画素分の等価回路を

【0004】画素を動作させるために、まず、走査線scanを選択状態とし、データ線dataに輝度情報を表すデータ電位Vwを印加すると、TFT1が導通し、保持容量Cが充電又は放電され、TFT2のゲート電位はデータ電位Vwに一致する。走査線scanを非選択状態とすると、TFT1がオフになり、TFT2は電気的にデータ線dataから切り離されるが、TFT2のゲート電位は保持容量Cによって安定に保持される。TFT2を介して発光素子OLEDに流れる電流は、TFT2のゲート/ソース間電圧Vgsに応じた値となり、発光素子OLEDはTFT2を通って供給される電流量に応じた輝度で発光し続ける。

【0005】さて、TFT2のドレイン/ソース間に流れる電流をIdsとすると、これがOLEDに流れる駆動電流である。TFT2が飽和領域で動作するものとすると、Idsは以下の式で表される。

 $Cox = \varepsilon \cdot 0 \cdot \varepsilon r / d \cdots (2)$

(1) 式及び(2) 式中、VthはTFT2の閾値を示

し、 μ はキャリアの移動度を示し、Wはチャネル幅を示し、Lはチャネル長を示し、 ϵ 0は真空の誘電率を示し、 ϵ rはゲート絶縁膜の比誘電率を示し、dはゲート絶縁膜の厚みである。

【0006】(1)式によれば、画素へ書き込む電位VwによってIdsを制御でき、結果として発光素子OLEDの輝度を制御できることになる。ここで、TFT2を飽和領域で動作させる理由は次の通りである。即ち、飽和領域においてはIdsはVgsのみによって制御され、ドレイン/ソース間電圧Vdsには依存しないため、OLEDの特性ばらつきによりVdsが変動しても、所定量の駆動電流IdsをOLEDに流すことができるからである。

【0007】上述したように、図6に示した画素の回路 構成では、一度Vwの書き込みを行えば、次に書き換え られるまで一走査サイクル(一フレーム)の間、OLE Dは一定の輝度で発光を継続する。このような画素を図 7のようにマトリクス状に多数配列すると、アクティブ マトリクス型表示装置を構成することができる。図7に 示すように、従来の表示装置は、所定の走査サイクル (例えばNTSC規格に従ったフレーム周期) で画素2 5を選択するための走査線scan1乃至scanN と、画素25を駆動するための輝度情報(データ電位V w) を与えるデータ線dataとがマトリクス状に配設 されている。走査線scanl乃至scanNは走査線 駆動回路21に接続される一方、データ線dataはデ ータ線駆動回路22に接続される。走査線駆動回路21 によって走査線 s c a n 1 乃至 s c a n N を順次選択し ながら、データ線駆動回路22によってデータ線dat aからVwの書き込みを繰り返すことにより、所望の画 像を表示することができる。単純マトリクス型の表示装 置では、各画素に含まれる発光素子は、選択された瞬間 にのみ発光するのに対し、図7に示したアクティブマト リクス型の表示装置では、書き込み終了後も各画素25 の発光素子が発光を継続するため、単純マトリクス型に 比べ発光素子の駆動電流のレベルを下げられるなどの点 で、特に大型高精細のディスプレイでは有利となる。

【発明が解決しようとする課題】アクティブマトリクス型有機ELディスプレイにおいては、能動素子として一般にガラス基板上に形成されたTFT(Thin Film Transistor、薄膜トランジスタ)が利用されるが、これは次の理由による。すなわち、有機ELディスプレイは直視型であるという性質上、そのサイズは比較的大型となり、コストや製造設備の制約などから、能動素子の形成のために単結晶シリコン基板を用いることは現実的でない。かかる事情から、アクティブマトリクス型有機ELディスプレイでは、比較的大型のガラス基板が使用され、能動素子としてはその上に形成することが比較的容易なTFTが使用されるのが普通であ

[0008]

る。ところが、TFTの形成に使用されるアモルファスシリコンやポリシリコンは、単結晶シリコンに比べて結晶性が悪く、伝導機構の制御性が悪いために、形成されたTFTは特性のばらつきが大きいことが知られている。特に、比較的大型のガラス基板上にポリシリコンTFTを形成する場合には、ガラス基板の熱変形等の問題を避けるため、通常、レーザアニール法が用いられるが、大きなガラス基板に均一にレーザエネルギーを照射することは難しく、ポリシリコンの結晶化の状態が基板内の場所によってばらつきを生ずることが避けられない。

【0009】この結果、同一基板上に形成したTFTで も、そのVth(閾値)が画素によって数百mV、場合 によっては1 V以上ばらつくことも希ではない。この場 合、例えば異なる画素に対して同じ信号電位Vwを書き 込んでも、画素によってVthがばらつく結果、前掲の (1) 式に従って、OLEDに流れる電流 Idsは画素 毎に大きくばらついて全く所望の値からはずれる結果と なり、ディスプレイとして高い画質を期待することはで きない。これはVthのみではなく、キャリア移動度μ 等(1)式の各パラメータのばらつきについても同様の ことが言える。また、上記の各パラメータのばらつき は、上述のような画素間のばらつきのみならず、製造口 ット毎、あるいは製品毎によってもある程度は変動する ことが避けられない。このような場合は、OLEDに流 すべき所望の電流 Idsに対し、データ線電位 Vwをど う設定すべきかについて、製品毎に(1)式の各パラメ ータの出来上がりに応じて決定する必要があるが、これ はディスプレイの量産工程においては非現実的であるば かりでなく、環境温度によるTFTの特性変動、更に長 期間の使用によって生ずるTFT特性の経時変化につい ては対策を講ずることが極めて難しい。本発明は、上述 の問題に鑑みてなされた画素回路およびその駆動方法に. 関するものであり、その目的は、画素内部の能動素子の 特性ばらつきによらず、安定且つ正確に各画素の発光素 子に所望の電流を供給し、その結果として高品位な画像 を表示することが可能な表示装置を提供することにあ る。特に、OLEDを駆動するTFTに流れるサブスレ ッショルドレベルのリーク電流を抑制して、画素の微発 光を防ぎ、以て髙品位な画像表示を達成することを目的 する。

[0010]

【課題を解決する為の手段】上記目的を達成する為に以下の手段を講じた。即ち、本発明は、走査線を順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流を生成して逐次データ線に供給する電流源を含むデータ線駆動回路と、各走査線及び各データ線の交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子を含む複数の画素とを備えた表示装置であって、当該画素は、当該走査線が選

択されたとき当該データ線から信号電流を取り込む受入 部と、取り込んだ信号電流の電流レベルを一旦電圧レベ ルに変換して保持する変換部と、保持された電圧レベル に応じた電流レベルを有する駆動電流を当該発光素子に 流す駆動部とを含み、前記変換部は、ゲート、ソース、 ドレイン及びチャネルを備えた変換用絶縁ゲート型電界 効果トランジスタと、該ゲートに接続した容量とを含ん でおり、前記変換用絶縁ゲート型電界効果トランジスタ は、該受入部によって取り込まれた信号電流を該チャネ ルに流して変換された電圧レベルを該ゲートに発生さ せ、前記容量は該ゲートに生じた電圧レベルを保持し、 前記駆動部は、ゲート、ドレイン、ソース及びチャネル を備えた駆動用絶縁ゲート型電界効果トランジスタを含 んでおり、前記駆動用絶縁ゲート型電界効果トランジス 夕は、該容量に保持された電圧レベルをゲートに受け入 れそれに応じた電流レベルを有する駆動電流をチャネル を介して該発光素子に流し、前記駆動用絶縁ゲート型電 界効果トランジスタは、その閾電圧が画素内で対応する 変換用絶縁ゲート型電界効果トランジスタの閾電圧より 低くならない様に設定されている。具体的には、前記駆 動用絶縁ゲート型電界効果トランジスタは、そのゲート 長が画素内で対応する変換用絶縁ゲート型電界効果トラ ンジスタのゲート長より短くならない様に設定されてい る。或いは、前記駆動用絶縁ゲート型電界効果トランジ スタは、そのゲート絶縁膜が画素内で対応する変換用絶 緑ゲート型電界効果トランジスタのゲート絶縁膜より薄 くならない様に設定されている。或いは、前記駆動用絶 縁ゲート型電界効果トランジスタは、チャネルに注入さ れる不純物濃度を調整して、その閾電圧が画素内で対応 する変換用絶縁ゲート型電界効果トランジスタの閾電圧 より低くならない様に設定されている。好ましくは、前 記駆動用絶縁ゲート型電界効果トランジスタは飽和領域 で動作し、そのゲートに印加された電圧レベルと閩電圧 との差に応じた駆動電流を該発光素子に流す。又、前記 変換用絶縁ゲート型電界効果トランジスタのゲートと前 記駆動用絶縁ゲート型電界効果トランジスタのゲートと が直接に接続されてカレントミラー回路を構成し、信号 電流の電流レベルと駆動電流の電流レベルとが比例関係 となる様にする。又、前記変換部は、該変換用絶縁ゲー ト型電界効果トランジスタのドレインとゲートとの間に 挿入されたスイッチ用絶縁ゲート型電界効果トランジス 夕を含んでおり、該スイッチ用絶縁ゲート型電界効果ト ランジスタは、信号電流の電流レベルを電圧レベルに変 換する時に導通し、該変換用絶縁ゲート型電界効果トラ ンジスタのドレインとゲートを電気的に接続してソース を基準とする電圧レベルをゲートに生ぜしめる一方、該 スイッチ用絶縁ゲート型電界効果トランジスタは、電圧 レベルを該容量に保持する時に遮断され、該変換用絶縁 ゲート型電界効果トランジスタのゲート及びこれに接続 した該容量をドレインから切り離す。好ましくは、前記 発光素子は有機エレクトロルミネッセンス素子を用いる。好ましくは、前記駆動用絶縁ゲート型電界効果トランジスタ及び変換用絶縁ゲート型電界効果トランジスタは、多結晶半導体薄膜でソース、ドレイン及びチャネルを形成した薄膜トランジスタである。

【0011】本発明の画素回路は次の特徴を有する。第 一に、画素への輝度情報の書き込みは、輝度に応じた大 きさの信号電流をデータ線に流すことによって行われ、 その電流は画素内部の変換用絶縁ゲート型電界効果トラ ンジスタのソース・ドレイン間を流れ、結果その電流レ ベルに応じたゲート・ソース間電圧を生ずる。第二に、 上記で生じたゲート・ソース間電圧、またはゲート電位 は、画素内部に形成された、もしくは寄生的に存在する 容量の作用によって保持され、書き込み終了後も所定の 期間、概ねそのレベルを保つ。第三に、OLEDに流れ る電流は、それと直列に接続された前記変換用絶縁ゲー ト型電界効果トランジスタ自身、もしくはそれとは別に 画素内部に設けられ該変換用絶縁ゲート型電界効果トラ ンジスタとゲートを共通接続された駆動用絶縁ゲート型 電界効果トランジスタによって制御され、OLED駆動 の際のゲート・ソース間電圧が、第一の特徴によって生 じた変換用絶縁ゲート型電界効果トランジスタのゲート ・ソース間電圧に概ね等しい。第四に、書き込み時に は、第1の走査線によって制御される取込用絶縁ゲート 型電界効果トランジスタによってデータ線と画素内部が 導通され、第2の走査線によって制御されるスイッチ用 絶縁ゲート型電界効果トランジスタによって前記変換用 絶縁ゲート型電界効果トランジスタのゲート・ドレイン 間が短絡される。以上まとめると、従来例においては輝 度情報が電圧値の形で与えられたのに対し、本発明の表 示装置においては電流値の形で与えられること、即ち電 流書き込み型であることが著しい特徴である。

【0012】本発明は、既に述べたようにTFTの特性 ばらつきによらず、正確に所望の電流をOLEDに流す ことを目的とするが、上記第一ないし第四の特徴によっ て、本目的が達成できる理由を以下に説明する。なお、 以下変換用絶縁ゲート型電界効果トランジスタをTFT 1、駆動用絶縁ゲート型電界効果トランジスタをTFT 2、取込用絶縁ゲート型電界効果トランジスタをTFT 3、スイッチ用絶縁ゲート型電界効果トランジスタをT FT4と記す。但し本発明はTFT (薄膜トランジス タ) に限られるものではなく、単結晶シリコン基板やS ○Ⅰ基板に作成される単結晶シリコントランジスタなど 広く絶縁ゲート型電界効果トランジスタを能動素子とし て採用可能である。さて、輝度情報の書き込み時、TF T1に流す信号電流をIw、その結果TFT1に生ずる ゲート・ソース間電圧をVgsとする。書き込み時はT FT4によってTFT1のゲート・ドレイン間が短絡さ れているので、TFT1は飽和領域で動作する。よっ て、Iwは、以下の式で与えられる。

 $I w = \mu 1 \cdot Cox 1 \cdot W1/L1/2 (Vgs-Vth1)^2 \dots (3)$

ここで各パラメータの意味は前記(1)式の場合に準ず る。次に、OLEDに流れる電流をIdrvとすると、 Idrvは、OLEDと直列に接続されるTFT2によ って電流レベルが制御される。本発明では、そのゲート

・ソース間電圧が(3)式のVgsに一致するので、T FT2が飽和領域で動作すると仮定すれば、以下の式が 成り立つ。

 $Idrv = \mu 2 \cdot Cox 2 \cdot W2/L2/2 (Vgs - Vth 2)^{2} \cdots$ (4)

各パラメータの意味は前記(1)式の場合に準ずる。な お、絶縁ゲート電界効果型の薄膜トランジスタが飽和領 域で動作するための条件は、Vdsをドレイン・ソース 間電圧として、一般に以下の式で与えられる。

 $|Vds| > |Vgs - Vth| \cdots (5)$

【0013】 ここで、TFT1とTFT2とは、小さな

Idrv/Iw = (W2/L2)/(W1/L1) ... (6)

ここで注意すべき点は、(3)式及び(4)式におい て、μ、Cox, Vthの値自体は、画素毎、製品毎、 あるいは製造ロット毎にばらつくのが普通であるが、

(6) 式はこれらのパラメータを含まないので、 I d r v/Iwの値はこれらのばらつきに依存しないというこ とである。仮にW1=W2, L1=L2と設計すれば、 Idrv/Iw=1、すなわちIwとIdrvが同一の 値となる。すなわちTFTの特性ばらつきによらず、O LEDに流れる駆動電流Idrvは、正確に信号電流I wと同一になるので、結果としてOLEDの発光輝度を 正確に制御できる。

【0014】以上の様に、変換用TFT1のVth1と 駆動用TFT2のVth2は基本的に同一である為、両 TFTお互いにの共通電位にあるゲートに対してカット オフレベルの信号電圧が印加されると、TFT1及びT FT2共に非導通状態になるはずである。ところが、実 際には画素内でもパラメータのばらつきなどの要因によ り、VthlよりもVth2が低くなってしまうことが ある。この時には、駆動用TFT2にサブスレッショル ドレベルのリーク電流が流れる為、OLEDは微発光を 呈する。この微発光により画面のコントラストが低下し 表示特性が損なわれる。そこで、本発明では特に、駆動 用TFT2の関電圧Vth2が画素内で対応する変換用 TFT1の閾電圧Vth1より低くならない様に設定し ている。例えば、TFT2のゲート長L2をTFT1の ゲート長し1よりも長くして、これらの薄膜トランジス タのプロセスパラメータが変動しても、Vth2がVt h1よりも低くならない様にする。これにより、微少な 電流リークを抑制することが可能である。

[0015]

【発明の実施の形態】図1は本発明による画素回路の例 である。この回路は、信号電流が流れる変換用トランジ スタTFT1、有機EL素子等からなる発光素子に流れ る駆動電流を制御する駆動用トランジスタTFT2の 他、第1の走査線scanAの制御によって画素回路と データ線dataとを接続もしくは遮断する取込用トラ 画素内部に近接して形成されるため、大略μ1=μ2及 びCox1=Cox2であり、特に工夫を凝らさない限 り、Vth1=Vth2と考えられる。すると、このと き(3)式及び(4)式から容易に以下の式が導かれ る。

ンジスタTFT3、第2の走査線scanBの制御によ って書き込み期間中にTFT1のゲート・ドレインを短 絡するスイッチ用トランジスタTFT4、TFT1のゲ ート・ソース間電圧を、書き込み終了後も保持するため の容量C、及び発光素子OLEDから成る。図1でTF T3はNMOS、その他のトランジスタはPMOSで構 成しているが、これは一例であって、必ずしもこの通り である必要はない。容量Cは、その一方の端子をTFT 1のゲートに接続され、他方の端子はVdd(電源電 位) に接続されているが、Vddに限らず任意の一定電 位でも良い。OLEDのカソード(陰極)は接地電位に 接続されている。

【0016】基本的に、本発明にかかる表示装置は、走 査線ScanA及びScanBを順次選択する走査線駆 動回路と、輝度情報に応じた電流レベルを有する信号電 流Iwを生成して逐次データ線dataに供給する電流 源CSを含むデータ線駆動回路と、各走査線 s c a n A、scanB及び各データ線dataの交差部に配さ れていると共に、駆動電流の供給を受けて発光する電流 駆動型の発光素子OLEDを含む複数の画素とを備えて いる。特徴事項として、図1に示した当該画素は、当該 走査線 s c a n A が選択された時当該データ線 d a t a から信号電流【wを取り込む受入部と、取り込んだ信号 電流Iwの電流レベルを一旦電圧レベルに変換して保持 する変換部と、保持された電圧レベルに応じた電流レベ ルを有する駆動電流を当該発光素子OLEDに流す駆動 部とからなる。具体的には、前記受入部は取込用トラン ジスタTFT3からなる。前記変換部は、ゲート、ソー ス、ドレイン及びチャネルを備えた変換用薄膜トランジ スタTFT1と、そのゲートに接続した容量Cとを含ん でいる。変換用薄膜トランジスタTFT1は、受入部に よって取り込まれた信号電流【wをチャネルに流して変 換された電圧レベルをゲートに発生させ、容量Cはゲー トに生じた電圧レベルを保持する。更に前記変換部は、 変換用薄膜トランジスタTFT1のドレインとゲートと の間に挿入されたスイッチ用薄膜トランジスタTFT4

を含んでいる。スイッチ用薄膜トランジスタTFT4は、信号電流Iwの電流レベルを電圧レベルに変換する時に導通し、変換用薄膜トランジスタTFT1のドレインとゲートを電気的に接続してソースを基準とする電圧レベルをTFT1のゲートに生ぜしめる。又、スイッチ用薄膜トランジスタTFT4は、電圧レベルを容量Cに保持する時に遮断され、変換用薄膜トランジスタTFT1のゲート及びこれに接続した容量CをTFT1のドレインから切り離す。

【0017】更に、前記駆動部は、ゲート、ドレイン、ソース及びチャネルを備えた駆動用薄膜トランジスタTFT2を含んでいる。駆動用薄膜トランジスタTFT2は、容量Cに保持された電圧レベルをゲートに受け入れそれに応じた電流レベルを有する駆動電流をチャネルを介して発光素子OLEDに流す。変換用薄膜トランジスタTFT2のゲートとが直接に接続されてカレントミラー回路を構成し、信号電流Iwの電流レベルと駆動電流の電流レベルとが比例関係となる様にした。駆動用薄膜トランジスタTFT2は飽和領域で動作し、そのゲートに印加された電圧レベルと関電圧との差に応じた駆動電流を発光素子OLEDに流す。

【0018】本発明の特徴事項として、駆動用薄膜トラ ンジスタTFT2は、その閾電圧が画素内で対応する変 換用薄膜トランジスタTFT1の閾電圧より低くならな い様に設定されている。具体的には、TFT2は、その ゲート長がTFT1のゲート長より短くならない様に設 定されている。あるいは、TFT2は、そのゲート絶縁 膜が画素内で対応するTFT1のゲート絶縁膜より薄く ならないように設定しても良い。あるいは、TFT2 は、そのチャネルに注入される不純物濃度を調整して、 闘電圧が画素内で対応するTFT1の閾電圧より低くな らない様に設定してもよい。仮に、TFT1とTFT2 の閾電圧が同一となる様に設定した場合、共通接続され た両薄膜トランジスタのゲートにカットオフレベルの信 号電圧が印加されると、TFT1及びTFT2は両方共 オフ状態になるはずである。ところが、実際には画素内 にも僅かながらプロセスパラメータのばらつきがあり、 TFT1の閾電圧よりTFT2の閾電圧が低くなる場合 がある。この時には、カットオフレベル以下の信号電圧 でもサブスレッショルドレベルの微弱電流が駆動用TF T2に流れる為、OLEDは微発光し画面のコントラス ト低下が現れる。そこで、本発明では、TFT2のゲー ト長をTFT1のゲート長よりも長くしている。これに より、薄膜トランジスタのプロセスパラメータが画素内 で変動しても、TFT2の閾電圧がTFT1の閾電圧よ りも低くならない様にする。

【0019】図2は、薄膜トランジスタのゲート長しと 閩電圧Vthの関係を示すグラフである。ゲート長しが 比較的短い短チャネル効果領域Aでは、ゲート長しの増 加に伴いVthが上昇する。一方、ゲート長Lが比較的大きな抑制領域Bではゲート長Lに関わらずVthはほぼ一定である。この特性を利用して、本発明ではTFT2のゲート長をTFT1のゲート長が7 μ mの場合、TFT2のゲート長を10 μ m程度にする。TFT1のゲート長が短チャネル効果領域Aに属する一方、TFT2のゲート長が短が抑制領域Bに属する様にしても良い。これにより、TFT2における短チャネル効果を抑制することができるとともに、プロセスパラメータの変動によったできるとともに、プロセスパラメータの変動によったできるとともに、プロセスパラメータの変動によったできるとともに、プロセスパラストウの変動によったできるとともに、プロセスパラストウの変動によったできるとともに、プロセスパラストウェーク電流を抑制可能である。以上により、TFT2に対してのしての微発光を抑え、コントラストウ音に寄与である。

【0020】図3は、図1に示した画素回路の断面構造 を模式的に表している。但し、図示を容易にするため、 OLEDとTFT2のみを表している。OLEDは、反 射電極10、有機EL層11及び透明電極12を順に重 ねたものである。反射電極10は画素毎に分離しており OLEDのアノードとして機能する、透明電極12は画 素間で共涌接続されており、OLEDのカソードとして 機能する。即ち、透明電極12は所定の電源電位Vdd に共通接続されている。有機EL層11は例えば正孔輸 送層と電子輸送層とを重ねた複合膜となっている。例え ば、アノード(正孔注入電極)として機能する反射電極 10の上に正孔輸送層としてDiamyneを蒸着し、 その上に電子輸送層としてAlq3を蒸着し、更にその 上にカソード(電子注入電極)として機能する透明電極 12を成膜する。尚、Alq3は、8-hydroxy quinoline aluminumを表してい る。このような積層構造を有するOLEDは一例に過ぎ ない。かかる構成を有するOLEDのアノード/カソー ド間に順方向の電圧(10V程度)を印加すると、電子 や正孔等キャリアの注入が起こり、発光が観測される。 OLEDの動作は、正孔輸送層から注入された正孔と電 子輸送層から注入された電子より形成された励起子によ る発光と考えられる。

【0021】一方、TFT2はガラス等からなる基板1の上に形成されたゲート電極2と、その上面に重ねられたゲート電極2と、その上面に重ねられたゲート絶縁膜3と、このゲート絶縁膜3を介してる。この半導体薄膜4は例えば多結晶シリコン薄膜からなる。TFT2はOLEDに供給される電流の通路となる。TFT2はOLEDに供給される可達に位置する。このボトムゲート構造のTFT2は層間絶縁膜5によている。このボトムゲート構造のTFT2は層間絶縁膜5によている。これらの上には別の層間絶縁膜9を介して前述したOLEDが成膜されている。なお、図3の例ではTFT2のドレインにOLEDのアノード

を接続する為、TFT2としてPチャネル薄膜トランジ スタを用いている。

【0022】ここで、TFT2のゲート長しはTFT1 (図示せず)のゲート長よりも長くなる様に設定されている。あるいは、TFT2のゲート絶縁膜3の厚みdをTFT1のゲート絶縁膜の厚みよりも大きくしてもよい。薄膜トランジスタの閾電圧はゲート絶縁膜の厚みが大きくなる程上昇する。場合によっては、TFT2のチャネルChに不純物を選択的に注入して閾電圧を調整してもよい。PチャネルのTFT2の場合その閾電圧をよりエンハンスメント側にシフトする為、不純物P又はAsをチャネルChに選択的にドーピングすればよい。

【0023】次に、図4を参照して、図1に示した画素 回路の駆動方法を簡潔に説明する。先ず、書き込み時には第1の走査線scanAを選択状態とする。図4の例では、scanAを低レベル、scanBを高レベルとしている。両走査線が選択された状態でデータ線dataに電流源CSを接続することにより、TFT1に輝度情報に応じた信号電流IWが流れる。電流源CSは輝度情報に応じて制御される可変電流源である。このとき、TFT1のゲート・ドレイン間はTFT4によって電気的に短絡されているので

(5) 式が成立し、TFT1は飽和領域で動作する。従 って、そのゲート・ソース間には(3)式で与えられる 電圧Vgsが生ずる。次に、scanA、scanBを 非選択状態とする。詳しくは、まずscanBを低レベ ルとしてTFT4をoff状態とする。これによってV gsが容量Cによって保持される。次にscanAを高 レベルにしてoff状態とすることにより、画素回路と データ線dataとが電気的に遮断されるので、その後 はデータ線dataを介して別の画素への書き込みを行 うことができる。ここで、電流源CSが信号電流の電流 レベルとして出力するデータは、scanBが非選択と なる時点では有効である必要があるが、その後は任意の レベル(例えば次の画素の書き込みデータ)とされて良 い。TFT2はTFT1とゲート及びソースが共通接続 されており、かつ共に小さな画素内部に近接して形成さ れているので、TFT2が飽和領域で動作していれば、 TFT2を流れる電流は(4)式で与えられ、これがす なわち〇LEDに流れる駆動電流Idrvとなる。TF T2を飽和領域で動作させるには、OLEDでの電圧降 下を考慮してもなお (5) 式が成立するよう、十分な電

【0024】図5は、図1の画素回路をマトリックス状に並べて構成した表示装置の例である。その動作を以下に説明する。先ず、垂直スタートパルス(VSP)がシフトレジスタを含む走査線駆動回路A21と同じくシフトレジスタを含む走査線駆動回路B23に入力される。走査線駆動回路A21、走査線駆動回路B23はVSPを受けた後、垂直クロック(VCKA、VCKB)に同

源電位をVddに与えれば良い。

期してそれぞれ第1の走査線scanA1~scanAN、第2の走査線scanB1~scanBNを順次選択する。各データ線dataに対応して電流源CSがデータ線駆動回路22内に設けられており、輝度情報に応じた電流レベルでデータ線を駆動する。電流源CSは、図示の電圧/電流変換回路からなり、輝度情報を表す電圧に応じて信号電流を出力する。信号電流は選択された走査線上の画素に流れ、走査線単位で電流書き込みが行われる。各画素はその電流レベルに応じた強度で発光を開始する。ただし、VCKAは、VCKBに対し、遅延回路24によってわずかに遅延されている。これにより、図4に示したように、scanBがscanAに先立って非選択となる。

[0025]

【発明の効果】本発明の画素回路、及びその駆動法によれば、能動素子(TFTなど)の特性ばらつきによらず、データ線からの信号電流 I wに正確に比例(または対応)する駆動電流 I drvを、電流駆動型の発光素子(有機EL素子など)に流すことが可能である。このような画素回路をマトリクス状に多数配置することにである。とにが変換ので、高品位なアクティブマトリクス型表示装置を提供することが可能である。特に、駆動用TFTの関電圧より低くならない様に設定することが、発光素子に流れるリーク電流を抑制し、以て発光素子の微発光を抑える。これにより、有機ELディスプレイなど電流駆動型の表示装置のコントラストを改善して画質を高めることが可能になる。

【図面の簡単な説明】

【図1】本発明に係る表示装置を構成する画素回路の実施形態を示す回路図である。

【図2】薄膜トランジスタのゲート長と**閾**電圧との関係 を示すグラフである。

【図3】本発明に係る表示装置の構成例を示す断面図である。

【図4】図1に示した実施形態における各信号の被形例 を示す波形図である。

【図5】図1の実施形態に係る画素回路を使用した表示 装置の構成例を示すプロック図である。


【図6】従来の画素回路の例を示す回路図である。


【図7】従来の表示装置の構成例を示すブロック図であ ス

【符号の説明】


OLED・・・発光素子、TFT1・・・変換用薄膜トランジスタ、TFT2・・・駆動用薄膜トランジスタ、TFT4・・・スイッチ用薄膜トランジスタ、C・・・保持容量、CS・・・電流源、ScanA・・・走査線、ScanB・・・走査線、data・・・データ線、21・・・走査線駆動回路、22・・・データ線駆動回路、23・・

・走査線駆動回路、25・・・画素






【図5】



[図7]



フロントページの続き

(51) Int. Cl. ⁷
// H 0 5 B 33/14

識別記号

F I H O 1·L 29/78 テーマコード(参考)

614

Fターム(参考) 3K007 AB17 BA06 CA01 CB01 CC01

DA00 DB03 EB00 FA01

5C080 AA06 BB05 CC03 DD12 DD30

EE25 FF12 HH09 KK02

5C094 AA02 AA06 AA07 AA14 AA25

BA03 BA27 CA19 DA09 EA05

EB02 FB01

5F110 AA06 AA08 AA14 BB02 CC08

DD02 EE25 GG02 GG13 GG32

NN02 NN78 NN80